Category: 科普解說-繁中

Posted on

正規化學汽相沉積的溫度場域設計規範

正規化學汽相沉積的溫度場域設計規範

前言：

　　大體而言，舉凡積累一定經驗與知識程度的工業，都會有一套成文或極少數不成文的設計、製造，乃至管理規範，以減少走冤枉路的成本與風險，也降低新入行者的進入門檻。

　　半導體設備業是個極度具有安全風險，又是高度技術密集的高科技產業，眾多前輩們也篳路藍縷迄今數十個年頭，自然也不例外。筆者因入行多年，幸運地擠身其中，也參與過幾個化學汽相沉積(chemical vapor deposition, CVD)反應腔(reactor)的研發改進工作。茲此分享個人受益於半導體設備業大老們數十年前的教誨，但盼對於後續有志於半導體化學汽相沉積反應腔開發設計的有志之士，多少提供一些正確的入門知識，如果不巧對您恰巧是班門弄斧，敬請海涵，也至盼多多指教！謝謝您！

　　半導體製程，被歸類為表面科學的一種，顧名思義，其化學或物理反應，一般來說，幾乎只在其表面數個，乃至有限個原子層厚度範圍的自然反應。

　　限於本人的經驗與學識，本文單就化學反應中的表面可學進行探討，而且只聚焦於化學汽相沉積這一個領域，敬請理解。謝謝！

何謂化學汽相沉積？

　　化學汽相沉積 (CVD) 是一種真空沉積方法，用於生產高品質、高性能的固體材料。此製程常用於半導體工業生產薄膜之用。

　　在典型的 CVD 中，晶圓(基材)暴露於一種或多種揮發性前驅物(precursor)，也就是習稱之反應氣體。這些前驅物在基材表面上發生反應和/或分解，產生所需的沉積物。通常，也會產生揮發性的副產物(byproduct)，這些副產物會被流過反應腔的氣流所帶出。

　　下圖是附帶設計規範說明的化學汽相沉積反應腔之溫度分佈示意圖：

正規的化學汽相沉積之溫度場域設計規範

　　就汽相化學反應三要素：壓力、反應物之質流，以及溫度來說，理論上來看，在密閉反應腔內，其各處的氣壓應為幾乎均勻分佈；在低壓的反應腔內，由於氣體擴散自由路徑特別長，如果想要精準控制物質流動的均勻性與限制性，將會特別困難；三者相權，唯有溫度分佈的控制，較為容易從工程學的方法，加以有效地嚴格規範因此，正規的化學汽相沉積反應腔的設計規範，特別專注於溫度分佈的規範。

　　若從前述化學汽相沉積的定義思考溫度分佈的最理想狀況，那麼，晶圓上表面溫度最高且到達汽相化學反應溫度，其餘的反應腔內零組件之溫度，則在合理範圍內越低越不容易產生化學沉積反應，亦即越不容易產生反應腔體內零組件的汙染，當然越好。

　　因此，才會有上圖下方淺顯易懂的溫度分佈規範：晶圓溫度(達反應溫度)大於晶圓周邊溫度(裂解溫度)，且晶圓周邊溫度(裂解溫度)大於邊界溫度(反應腔體溫度)，這樣的設計規範。


以此規範驗證全球碳化矽磊晶產業現況

　　從回顧現今主流碳化矽磊晶設備特點一文可以得知，當今所有主流磊晶設備竟無任何設計基於本文淺顯易懂之正規的化學汽相沉積之溫度場域設計規範無怪乎全球面臨著如此繁多的共同技術痛點，諸如產出速度極低，成本特別高，良率特別低，良率的前幾大因素幾乎全與微粒子汙染，副產物嚴重沾污反應腔內部環境攸關。

　　本文指明：『若從前述化學汽相沉積的定義思考溫度分佈的最理想狀況，那麼，晶圓上表面溫度最高且到達汽相化學反應溫度，其餘的反應腔內零組件之溫度，則在合理範圍內越低越不容易產生化學沉積反應，亦即越不容易產生反應腔體內零組件的汙染，當然越好。』實不相瞞，早已點出走出產業困局的一盞明燈，願有志之士協力一同，一起為全人類的科技進步，尤其在節能省碳方面戮力以赴，必能為此困界開創光明新局！

結論：

　　誠如牛頓與愛因斯坦等科技巨擘所言，他們之所以偉大，其實是因為站在前輩中巨人的肩膀上之緣故，此固為謙稱之詞，然也是立基於事實的老實話。

　　吾等科技後生晚輩，於創新之路固然需跳脫框架思考，然也不能太過跳脫而脫離自然科學的本質，沒事淨拿著石頭砸爛自己的腳，然後妄想練就宇宙無敵飛毛腿，是吧？

　　因此，但凡設計之始，乃至任何時候，都必須念茲在茲謹記在心，從科學原理的最基本特性檢視起，是否自己在任何一個步驟，無論是基本假設架構，乃至任何設計製造的細部環節，是否偏離了科學本質的極致追求？是否徒然枉費時間資源在與自己的最基本疏漏對抗？那麼，許多的技術問題自然迎刃而解，研究科學，解決技術難題，自然不再是燒腦的苦差事，反而是極具吸引力的腦力遊戲。

Posted on

標準高電壓功率電晶體介紹

標準高電壓功率電晶體介紹

前言：

　　與雙極元件相比，功率元件中的金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor, MOSFET )的主要缺點之一是其在高壓應用中的高導通損耗。通常，功率MOSFET具有雙擴散結構和輕摻雜漂移區以支援高電壓。下圖顯示了標準的高電壓功率元件，雙擴散金屬氧化物半導體場效電晶體 double-diffused MOSFET　(DMOSFET)，圖中所示結構表示，導通電阻是導通狀態下源極和汲極之間的總電阻。這可以透過設備的電阻組件來確定。

標準雙擴散金屬氧化物半導體場效電晶體 double-diffused MOSFET　(DMOSFET)佈局示意圖

　　以高電壓雙擴散金屬氧化物半導體場效電晶體DMOSFET而言，期主要的電阻組成有：通道電阻(channel  resistance, Rch)、積累電阻(accumulation resistance)、在開啟狀態之下的漂移終端電阻，Ｒd，以及介於P-base之間由遷移區所貢獻的Rj電阻。對於高電壓功率元件而言，漂移區由於其摻雜的低濃度特性會產生很大的電阻。因為設計上必須降低漂移摻雜濃度，藉以獲得高電阻以此阻斷電壓來保護高電壓功率電晶體，非常重要。但也因此， 如欲提升一個高電壓雙擴散金屬氧化物半導體場效電晶體(DMOSFET)的崩潰電壓值，就勢必會導致其電阻值的顯著增加，而這對功率元件而言，若不從另一手段來降低電阻值，將會使得該高電壓功率元件因不當增加的電阻值，從而妨礙了整體電流得供應總量。

　　從理想狀態來合理簡化雙擴散金屬氧化物半導體場效電晶體 double-diffused MOSFET　(DMOSFET)的電阻模型，該東綠園見的總電阻值主要是由飄移區電阻Rd此一單一因素所決定，並且可以合理假設電流均勻流過漂移區，沒有電流擴散效應。那麼，就n-通道而言，功率電晶體之導通電阻和崩潰電壓之間的關係可以合理簡化表示為：

　　就p-通道而言，功率電晶體之導通電阻和崩潰電壓之間的關係可以合理簡化表示為：

　　因此，就高電壓功率電晶體而言，每次倍增的崩潰電壓，在電晶體投影於晶圓之面積不變的情況之下，勢必使總電阻成為原來之2的2.5次方倍，亦即5.657倍。換句話說，若想既增加崩潰電壓從而提升工作電壓，又想維持原有之電流，那麼每顆電晶體所耗費之晶圓面積就得成為原來之5.657倍。

　　當然，一般而言，如果提昇工作電壓的原始目的是【倍增】電流，例如用於電動汽車充電用途之高電壓功率元件就是個常見的例子，那麼如前所述的面積增倍再乘以2，那麼，所需耗費的晶圓面積就會是需要十倍以上，精確來說，是11.3倍的面積。

　　以此觀之，這對於碳化矽磊晶設備廠商而言有兩則極端的消息：

　　壞消息是：就面積的增加此一需求來看，如果磊晶的瑕疵密度沒有改善的話，就如同眾所周知的，其整體量產的良率將呈指數型的下降，更為車規級碳化矽功率元件原本就十分不堪的良率，無異投下氫彈級別的震撼彈，為原本就步履闌珊的碳化矽高電壓車規功率元件大量商品化之路，埋下無數地雷一般坎坷。

　　好消息則是，一方面單顆電晶體所需耗費的晶圓面積大增，另一方面，磊晶厚度的需求也同時倍增，意味著商機也是數十倍地遞增，商機十分誘人！

結論：

　　綜上所述，若不思就全面錯誤數十年的碳化矽磊晶設備反應腔改弦更張，徹底改善碳化矽磊晶的化學沉積反映環境，就是神仙也難救。

　　幸而愛華科技已經著手針對碳化矽磊晶設備反應腔依循化學氣相沉積反應腔理想狀況完成細部設計，成功模擬出近乎完美的反應條件，蓄勢待發，往商品化碳化矽磊晶設備之路，邁步向前，敬請期待！